北京11选5

服务热线:

18826971449

亿品优电子 PCB打样

您的位置: > PCB打样 >

联系我们
微公众号:18826971449
客服QQ:1306834263
地址:

18826971449

什么设计PCB静电防护?

2019-10-04 点击量:

        PCB静电防护设计的一些其他措施 PCB静电防护设计的一些其他措施如下。 
      (1)不同的电子元器件的抗静电敏感度是不一样的。对于电子元器件的抗静电能力,一般规定静电损伤电压超过16kV的为静电不敏感器件,低于16kV的为静电敏感器件。电子元器件的静电敏感度一般分为3级。1级静电放电敏感元器件的电压≤2kV,2级静电放电敏感器件的电压为2~4kV,3级静电放电敏感元器件的电压为4~16kV; 对静电放电敏感的元器件有微波器件(肖特基二极管,点接触二极管和f≥1GHz的检波二极管)、MOS场效应晶体管(MOSFET)、结型场效应晶体管(JFET)、声表面波器件(SAW)、电荷耦合器件(CCD)、精密稳压二极管、运算放大器(OP AMP)、集成电路(IC)、混合电路、特高速集成电路(VHSIC)、薄膜电阻器、精密电阻网络(RZ型)、可控硅整流器、光电器件(光电二极管、光电晶体管、光电耦合器)、片状电阻器、混合电路、压电晶体等。 在电路设计中选择元器件时,需要考虑元器件的抗静电能力,特别是接口器件。如果选择不到更高抗静电能力的元器件时,需要对抗静电能力差的元器件采取保护措施。
      (2)印制板(多层板)应装在靠近接插件、钥匙锁的部位;模拟接地面、数字接地面、功率接地面、继电器接地面、低电平电路接地面等接地面要多点相连;与后背板相连的插座同样要用多排插针接地;内部电路(包括地)同样应离开接插件金属壳体6~8mm以上
     (3)对干扰源、高频电路和静电敏感电路,应实现局部屏蔽或单板整体屏蔽,或者采用护沟和隔离区的设计方法。 
     (4)试验证明,由静电放电引起的干扰脉冲是一个按指数规律衰减的受调制的正弦波,含有丰富的高频分量,因此,应对电源进线和信号进线用滤波器滤波,在电源和地之间用高频电容器去耦;电源输入端可用LC网络滤波;对射频组件的向外引线应用穿心电容器滤波或采用带滤波器的接插件进行滤波。 
     (5)在器件的电源、地脚附近添加不同频率的滤波电容(不同容值的电容组合使用)。集成电路的电源和地之间应添加去耦电容,去耦电容要并接在同一芯片的电源端和接地端,并且紧靠被保护的芯片安装。对于电源和地有多个引脚的大规模集成电路,可设置多个去耦电容。对于动态RAM器件,去耦电容的容量应较大。
       对于大规模集成电路,尤其是专用CPU, EEPROM, Flash Memory, EPLD, FPGA等类型芯片,每个去耦电容应并接一个充放电电容。对于小规模集成电路,每10片也要加接一个充放电电容。该电容以10pF的钽电容或聚碳酸醋电容为宜。 
    (6)时钟线和敏感信号线(复位线、无线接收信号)一定要采用电源、地层平面进行屏蔽处理。 
    (7)PCB上所有的回路面积都应尽可能小,因为它们对瞬态静电电流产生的磁场非常敏感。回路不仅包括电源与地之间的回路,也包括信号与地之间的回路。
    (8)在信号线上可以有选择地添加一些容值合适的电容,或者串联阻值合适的电阻,这可以提高信号线对抗静电放电的能力。但要注意,在信号线上添加电容或其他保护器件时,需要慎电容的容量应较大。 对于大规模集成电路,尤其是专用CPU, EEPROM, Flash Memory, EPLD, FPGA等类型芯片,每个去耦电容应并接一个充放电电容。对于小规模集成电路,每10片也要加接一个充放电电容。该电容以10pF的钽电容或聚碳酸醋电容为宜。 
    (9)PCB上有很多接口电路,如电源(一次和二次)接口、信号接口、射频接口等,可以根据设计要求采用光耦合器、隔离变压器、光纤、无线和红外线等隔离方式。
             如图下图所示,可以在PCB上的I/O口连接ESD保护电路。但外加器件仍会增加电路板面积,防护器件的电容效应会增加信号线的等效电容。  图15-25 一般I/O口的ESD保护电路
设计时可以采用一些专业厂商生产的多路信号接口的保护器件,完成多种信号接口的静电保护。 当数字电路时钟前沿时间小于3ns时,要在I/O连接器端口对地间设计火花放电间隙防护电路。


24小时服务热线

18826971449

地址:
友情链接:W彩票  拉菲彩票  W彩票  98彩票  W彩票  W彩票  W彩票  

免责声明: 本站资料及图片来源互联网文章,本网不承担任何由内容信息所引起的争议和法律责任。所有作品版权归原创作者所有,与本站立场无关,如用户分享不慎侵犯了您的权益,请联系我们告知,我们将做删除处理!